MOS管與非門(mén)及或非門(mén)構(gòu)成原理解析-KIA MOS管
信息來(lái)源：本站 日期：2021-01-18
MOS管與非門(mén)：
與非門(mén)（英語(yǔ)：NANDgate）是數(shù)字邏輯中實(shí)現(xiàn)邏輯與非的邏輯門(mén)，功能見(jiàn)左側(cè)真值表。若當(dāng)輸入均為高電平（1），則輸出為低電平（0）;若輸入中至少有一個(gè)為低電平（0），則輸出為高電平（1）。與非門(mén)是一種通用的邏輯門(mén)，因?yàn)槿魏尾紶柡瘮?shù)都能用與非門(mén)實(shí)現(xiàn)。
①、A、B輸入均為低電平時(shí)，1、2管導(dǎo)通，3、4管截止，C端電壓與VDD一致，輸出高電平。
②、A輸入高電平，B輸入低電平時(shí)，1、3管導(dǎo)通，2、4管截止，C端電位與1管的漏極保持一致，輸出高電平。
③、A輸入低電平，B輸入高電平時(shí)，情況與②類似，亦輸出高電平。
④、A、B輸入均為高電平時(shí)，1、2管截止，3、4管導(dǎo)通，C端電壓與地一致，輸出低電平。
或非門(mén)（英語(yǔ)：NORgate）是數(shù)字邏輯中實(shí)現(xiàn)邏輯或非的邏輯門(mén)，功能見(jiàn)右側(cè)真值表。若輸入均為低電平（0），則輸出為高電平（1）;若輸入中至少有一個(gè)為高電平（1），則輸出為低電平（0）。
或非是邏輯或加邏輯非得到的結(jié)果。或非是一種具有函數(shù)完備性的運(yùn)算，因此其他任何邏輯函數(shù)都能用或非門(mén)實(shí)現(xiàn)。
①、A、B輸入均為低電平時(shí)，1、2管導(dǎo)通，3、4管截止，C端電壓與VDD一致，輸出高電平。
②、A輸入高電平，B輸入低電平時(shí)，1、4管導(dǎo)通，2、3管截止，C端輸出低電平。
③、A輸入低電平，B輸入高電平時(shí)，情況與②類似，亦輸出低電平。
④、A、B輸入均為高電平時(shí)，1、2管截止，3、4管導(dǎo)通，C端電壓與地一致，輸出低電平。
CMOS門(mén)電路一般是由MOS管構(gòu)成，由于MOS管的柵極和其它各極間有絕緣層相隔，在直流狀態(tài)下，柵極無(wú)電流，所以靜態(tài)時(shí)柵極不取電流，輸入電平與外接電阻無(wú)關(guān)。
由于MOS管在電路中是一壓控元件，基于這一特點(diǎn)，輸入端信號(hào)易受外界干擾，所以在使用CMOS門(mén)電路時(shí)輸入端特別注意不能懸空。與門(mén)和與非門(mén)電路在使用時(shí)應(yīng)采用以下方法：
由于與門(mén)電路的邏輯功能是輸入信號(hào)只要有低電平，輸出信號(hào)就為低電平，只有全部為高電平時(shí)，輸出端才為高電平。而與非門(mén)電路的邏輯功能是輸入信號(hào)只要有低電平，輸出信號(hào)就是高電平，只有當(dāng)輸入信號(hào)全部為高電平時(shí)，輸出信號(hào)才是低電平。
所以某輸入端輸入電平為高電平時(shí)，對(duì)電路的邏輯功能并無(wú)影響，即其它使用的輸入端與輸出端之間，仍具有與或者與非邏輯功能。這樣對(duì)于CMOS與門(mén)、與非門(mén)電路的多余輸入端就應(yīng)采用高電平，即可通過(guò)限流電阻（500Ω）接電源。
聯(lián)系方式：鄒先生
聯(lián)系電話：0755-83888366-8022
手機(jī)：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)車(chē)公廟天安數(shù)碼城天吉大廈CD座5C1
請(qǐng)搜微信公眾號(hào):“KIA半導(dǎo)體”或掃一掃下圖“關(guān)注”官方微信公眾號(hào)
請(qǐng)“關(guān)注”官方微信公眾號(hào):提供 MOS管 技術(shù)幫助
